System Modelling mit SystemC, SystemC-TLM und SystemC-AMS
Unternehmen müssen sich heute mit komplexen Hardware-Architekturen wie heterogenen Mehrkernsystemen mit analogen und digitalen Komponenten auseinandersetzen. Daher werden Entwicklungswerkzeuge und -ansätze wie das virtuelle Prototyping für einen effizienten und schnellen Entwurf auf der Ebene elektronischer Systeme benötigt. SystemC-basierte virtuelle Plattformen können für eine gründliche Erforschung des Entwurfsraums auf Software- und Hardwareebene sehr vorteilhaft sein. In diesem Webinar geben die Fraunhofer-Institute IESE und IIS/EAS eine kurze Einführung in die Methodik des virtuellen Prototyping und der virtuellen Produktentwicklung für eingebettete Systeme mit Schwerpunkt auf SystemC und seinen Erweiterungen AMS und TLM.
Mit diesem Webinar erlangen Sie als Teilnehmer Grundkenntnisse zum Virtual Prototyping mithilfe der virtuellen Plattform SystemC und SystemC Language IEEE 1666. Anhand von Beispielen werden die aufgezeigten Grundlagen anwendungsnah dargestellt.
Hauptthemen des Webinars
- Einführung in das virtuelle Prototyping, Produktentwicklungs-Lebenszyklus, Vorteile virtueller Prototypen
- Grundlagen von SystemC (Simulationsablauf, Berechnungsmodelle) und SystemC Language (IEEE 1666), z.B. diskrete Ereignissimulation, Modellierung der Registertransferebene
- Einführung in SystemC TLM und SystemC AMS
- Beispiele